High NA EUV 경제성: 더 작은 선폭보다 중요한 4가지 조건

High NA EUV를 둘러싼 최근 발표만 보면 결론은 이미 난 듯합니다. Intel은 이 장비로 누적 100만 장이 넘는 웨이퍼를 처리했다고 밝혔고, 삼성전자는 2028년 DRAM 양산 도입을 추진합니다. TSMC와 ASML은 2030년 이후 로직 양산과 12인치 포토마스크 전환 일정을 내놓았습니다. 더 미세한 회로를 만들 수 있다면 선단 공정은 자연스럽게 High NA로 이동할 것이라는 해석이 뒤따릅니다.

정작 기업별 일정과 적용 범위는 한 방향으로 모이지 않습니다. Intel은 일부 제품의 선택된 층에 이미 적용하지만, 삼성과 TSMC는 서로 다른 제품과 시점을 택했습니다. ASML과 고객사는 현재 6인치 마스크로 생산을 시작하면서도 2031년 파일럿 라인과 2033년 생산 준비를 목표로 12인치 마스크 생태계를 새로 만들기로 했습니다. 기술적으로 필요한 장비가 경제적으로도 압도적이라면 이렇게 긴 이행기간과 선택적 적용이 필요할 이유가 적습니다.

차이는 해상도와 경제성을 같은 것으로 보는 데서 생깁니다. High NA EUV의 우위는 해상도보다 제거되는 공정비용이 새 플랫폼 비용을 넘어서는지로 결정됩니다. 0.55의 높은 개구수는 더 작은 패턴을 한 번에 그릴 수 있게 하지만, 팹이 구매하는 것은 해상도가 아니라 양품 웨이퍼입니다. 멀티패터닝을 줄여 아끼는 노광·식각·증착·계측 비용이 새 장비의 감가상각, 초기 처리량, 필드 크기, 마스크와 수율 학습비용보다 커야 채택이 성립합니다. High NA의 승부는 가장 작은 선폭이 아니라 어느 제품의 어느 층에서 총공정비용이 먼저 역전되는가에 달렸습니다.

High NA EUV 경제성의 출발점

노광기술의 성능은 대체로 빛의 파장과 개구수에 의해 제한됩니다. EUV의 파장은 그대로지만 광학계의 개구수가 0.33에서 0.55로 높아지면 더 촘촘한 패턴을 분리할 수 있습니다. ASML과 Intel의 2026년 9월 발표에 따르면 Intel은 장비 인증, 연구개발과 일부 양산을 합쳐 High NA에서 100만 장 이상의 300mm 웨이퍼를 처리했습니다. 오버레이, 처리량과 가용성도 회사의 기대 범위에 들어왔다고 설명했습니다.

이 결과는 High NA가 실험실 장비에 머물지 않는다는 근거입니다. 그러나 100만 장이라는 누적 처리량을 모든 선단 공정의 경제적 전환으로 성급히 단정하면 안 됩니다. 인증용 웨이퍼와 연구개발, 선택된 제품층의 양산이 함께 포함돼 있고, 기존 0.33 NA EUV도 같은 기간 처리량과 생산능력을 개선하고 있기 때문입니다. 새로운 기술은 고정된 과거 공정이 아니라 계속 싸지고 안정되는 기존 공정과 경쟁합니다.

따라서 비교 단위부터 바꿔야 합니다. 장비 한 대의 해상도나 가격이 아니라 특정 층의 양품 웨이퍼당 비용을 놓고 봐야 하죠. 기존 EUV로 두 번 또는 세 번 나눠 만드는 비용과 High NA로 한 번에 만드는 비용을 비교하고, 그 차이에 수율과 사이클타임을 반영해야 합니다. 같은 팹에서도 배선층, 콘택트홀, 메모리 셀처럼 패턴 특성이 다른 층은 손익분기점이 달라집니다.

기술적 필수성과 경제적 우위도 분리할 필요가 있습니다. 기존 공정으로 목표 패턴을 만들 수 없거나 설계 제약이 제품 성능을 막는 층에서는 비용이 높아도 High NA를 택할 수 있습니다. 반대로 기존 EUV 멀티패터닝으로 충분한 수율과 처리량을 확보한 층은 더 높은 해상도가 있어도 교체할 유인이 약합니다. High NA는 노드 전체를 한 번에 대체하는 장비라기보다 비용 또는 설계 한계가 먼저 나타난 층부터 들어가는 공정 선택지에 가깝습니다.

멀티패터닝의 총비용

High NA가 만드는 가장 큰 경제적 이익은 멀티패터닝에 딸린 노광 밖의 공정 단계를 함께 줄이는 데 있습니다. 멀티패터닝은 하나의 패턴을 여러 부분으로 나눈 뒤 각각 노광하고, 중간에 증착·식각·세정·계측을 반복하는 공정 조합입니다. 노광 횟수가 늘면 마스크와 스캐너 시간이 추가되고, 각 패턴을 맞추는 오버레이 오차도 누적됩니다. 공정 하나의 문제가 아니라 여러 장비군과 공정 대기시간이 함께 늘어나는 구조입니다.

공정 데이터에서 비용은 세 경로로 커집니다. 첫째, 추가 공정마다 장비시간과 재료가 들어갑니다. 둘째, 웨이퍼가 더 많은 공정을 거치면서 팹 안에 머무는 시간이 길어지고 재공재고가 증가합니다. 셋째, 각 단계의 미세한 변동이 누적돼 결함과 재작업 가능성을 높입니다. 한 번의 High NA 노광이 여러 번의 기존 EUV 패터닝을 안정적으로 대체한다면 절감 대상은 스캐너 패스만이 아니라 이 세 경로 전체입니다.

imec이 정리한 High NA의 산업적 근거도 미세화와 함께 공정 단순화, 설계 자유도를 주요 가치로 제시합니다. 이 가운데 원가에 직접 연결되는 항목은 공정 단순화입니다. 멀티패터닝 때문에 필요했던 보조 마스크와 식각·증착·계측이 줄고, 정렬 오차가 감소하면 사이클타임과 누적 수율이 함께 개선될 수 있습니다. 동일한 웨이퍼 투입량에서 더 많은 양품을 더 빨리 출하할 여지가 생기는 셈입니다.

다만 ‘단일 노광’이라는 표현만으로 절감액을 계산하면 과대평가하기 쉽습니다. High NA 적용 전후에 필요한 식각 전사, 결함검사와 계측은 완전히 사라지지 않습니다. 더 얇은 레지스트와 미세한 패턴은 새로운 공정 제어를 요구할 수 있고, 초기에는 기존 공정과 High NA 공정을 병행해 오히려 복잡성이 늘기도 합니다. 제거되는 단계와 새로 추가되는 단계를 공정흐름표에서 한 줄씩 대조해야 실제 절감액이 나옵니다.

이 때문에 팹의 의사결정은 노드명이 아니라 층별로 이뤄집니다. 기존 EUV에서 마스크 분할과 보조 공정이 많은 임계층은 High NA의 높은 장비비를 흡수할 절감 여지가 큽니다. 이미 단일 노광이 가능하거나 멀티패터닝의 수율이 안정된 층은 반대입니다. High NA 설치가 늘어도 적용 층수가 제한적이면 장비의 기술적 성공과 팹 전체 원가절감 사이에는 간극이 남습니다.

감가상각과 유효 처리량

고가 장비의 감가상각, 초기 처리량과 가동률은 멀티패터닝 절감효과를 상쇄할 수 있습니다. 선단 노광기는 구입비뿐 아니라 설치공간, 전력, 유지보수, 마스크와 계측 인프라를 요구합니다. 팹은 이 비용을 실제로 처리한 양품 웨이퍼에 나눠 부담합니다. 장비가 비싸더라도 높은 가동률로 여러 임계층에 반복 사용하면 웨이퍼당 부담은 낮아지지만, 적용 층이 적고 인증시간이 길면 감가상각비가 소수 웨이퍼에 집중됩니다.

명목 처리량보다 유효 처리량이 중요한 이유도 여기에 있습니다. 스캐너가 시간당 처리할 수 있는 웨이퍼 수는 출발점일 뿐입니다. 설치 후 장비 인증, 레시피 개발, 마스크 교체, 예방정비, 결함 원인 분석과 고객 승인에 들어가는 시간이 실제 가동률을 낮춥니다. 양산 초기에 높은 해상도를 확보해도 유효 처리량이 낮으면 멀티패터닝을 줄여 번 시간을 장비 대기로 다시 잃을 수 있습니다.

기존 EUV가 계속 개선된다는 점도 손익분기를 늦출 수 있습니다. ASML은 2026년 2분기 실적발표에서 2026년 약 65대인 기존 EUV 생산능력을 2027년 약 30% 늘리고, 2028년 추가 확대를 검토한다고 밝혔습니다. 설치 기반이 커지고 서비스 경험과 처리량이 개선되면 기존 공정의 웨이퍼당 비용은 낮아집니다. High NA는 낡은 기준과 경쟁하는 것이 아니라 투자와 학습이 계속되는 대안과 경쟁합니다.

그렇다고 장비가격이 높다는 이유만으로 채택을 늦춘다고 단정할 수도 없습니다. 멀티패터닝 한 사이클이 여러 고가 장비와 긴 공정시간을 차지한다면, 더 비싼 스캐너 한 대가 팹 전체의 병목을 풀 수 있습니다. 장비의 가격표보다 제거되는 공정의 감가상각, 가동시간과 웨이퍼 대기비용을 함께 계산해야 하는 이유입니다. High NA의 경제성은 비싼 장비와 싼 장비의 비교가 아니라 비싼 단일 공정과 복잡한 다중 공정의 비교입니다.

여기서 유효한 지표는 네 가지로 좁힐 수 있습니다. High NA가 실제 적용되는 층수, 해당 층에서 제거되는 마스크와 공정 단계, 양산 가동률을 반영한 웨이퍼 처리량, 그리고 기존 공정 대비 양품률입니다. 설치 대수나 구매금액만으로는 이 가운데 어느 것도 알 수 없습니다. 적용 층과 가동률이 함께 올라가야 고정비가 분산되고 공정 단순화의 이익이 손익계산서로 이동합니다.

필드 크기와 제품 구조

현재 High NA의 필드 크기와 6인치 마스크 제약은 대형 칩의 생산성 이익을 줄일 수 있습니다. 높은 개구수를 구현한 광학계는 기존 EUV와 다른 배율을 사용하고, 그 결과 기존 포토마스크로 한 번에 노광할 수 있는 필드가 줄어듭니다. 작은 다이는 한 필드 안에 들어갈 수 있지만 대형 AI 칩은 패턴을 나누고 경계를 정밀하게 이어 붙이는 stitching이나 설계 변경이 필요할 수 있습니다. 해상도는 좋아졌지만 제품 크기에 따라 생산성 제약이 새로 생긴 셈입니다.

이 제약은 장비 처리량과 수율에 동시에 영향을 줍니다. 같은 영역을 여러 번 노광하면 스캐너 시간이 늘고 경계 정렬을 위한 데이터 처리와 검사가 추가됩니다. stitching 오차를 피하려고 다이 배치나 회로를 바꾸면 설계 자유도와 면적효율이 낮아질 수도 있습니다. High NA가 멀티패터닝을 줄여 얻은 일부 이익을 필드 분할이 다시 가져가는 구조입니다.

ASML과 TSMC가 2026년 9월 출범시킨 12인치 포토마스크 이니셔티브는 이 문제를 산업 차원에서 풀려는 시도입니다. 두 회사는 2031년 파일럿 라인과 2033년 첨단 노드 생산 준비를 목표로 제시했습니다. 기존 6인치 마스크로 High NA 양산을 먼저 시작하되, 장기적으로 더 큰 마스크를 통해 stitching 제약과 생산성 손실을 줄이겠다는 순서입니다.

이 일정은 High NA의 경제성이 제품 크기와 시간에 따라 달라진다는 사실을 보여줍니다. 작은 다이와 선택된 층에서는 현재 생태계로도 이익이 날 수 있습니다. 대형 로직 칩이나 더 넓은 필드가 필요한 제품은 12인치 마스크와 관련 검사·취급 인프라가 갖춰져야 잠재력을 온전히 사용할 가능성이 큽니다. 필드 크기의 세부 메커니즘과 stitching 비용은 다음 글에서 별도로 다루겠지만, 이번 판단에 필요한 결론은 분명합니다. 더 높은 해상도가 모든 제품에 같은 경제성을 주지는 않습니다.

수율학습과 공정 통합

레지스트·오버레이·결함밀도와 검사능력이 안정되지 않으면 단일 노광의 이점이 수율 손실로 되돌아옵니다. High NA는 더 미세한 패턴을 만들기 위해 마스크, 광학 보정, 식각 전사와 계측도 함께 맞춰야 합니다. 미세한 선이 현미경에서 구현돼도 확률적 결함, 선폭 거칠기, 패턴 붕괴나 식각 후 변형이 반복되면 양품 웨이퍼당 비용은 올라갑니다. 양산은 최고 기록보다 같은 결과를 수많은 웨이퍼에서 재현하는 능력에 가깝습니다.

2026년 9월 imec은 기존 화학증폭형 레지스트를 사용한 22nm 피치 구조의 High NA 단일 패터닝 결과를 공개했습니다. 새로운 레지스트 플랫폼으로 전면 교체하지 않고 기존 소재 계열을 연장할 수 있다는 점은 초기 도입비용과 공급망 위험을 낮출 가능성이 있습니다. 동시에 imec은 추가 최적화와 수율 개선이 필요하다고 명시했습니다. 기술 가능성과 대량생산 준비 사이의 거리가 아직 남아 있다는 뜻입니다.

수율학습은 High NA만의 문제가 아닙니다. 기존 EUV 멀티패터닝도 오랜 기간 오버레이와 결함을 줄여 왔고, 팹에는 이미 장비·레시피·엔지니어 경험이 축적돼 있습니다. 새 공정의 이론적 단순성이 기존 공정의 학습곡선을 즉시 이기지는 못합니다. 초기 High NA는 공정 단계가 적어도 단계당 변동성이 높을 수 있고, 기존 방식은 단계가 많아도 각 단계의 안정성이 높을 수 있습니다.

따라서 수율 비교에는 시간축이 들어가야 합니다. 평가 단계의 최고 수율이 아니라 양산 전환 후 분기별 결함밀도, 재작업률, 장비 가동률과 공정능력의 개선속도를 봐야 합니다. High NA의 수율학습이 빠르면 공정 단순화의 이익이 커지지만, 결함검사와 레지스트 최적화가 늦어지면 감가상각 부담만 먼저 나타납니다. 제조기술의 경제성은 도입 첫날의 비용보다 안정된 수율에 도달하기까지 태운 웨이퍼와 시간을 포함해야 합니다.

로직과 DRAM의 손익분기점

로직과 DRAM은 패턴 구조, 적용 층, 제품가치와 수율학습이 달라 같은 시점에 High NA를 채택하지 않습니다. 로직은 배선과 콘택트 구조가 복잡하고 다이 크기와 설계가 다양합니다. DRAM은 반복적인 셀 구조를 갖지만 미세화가 진행될수록 패턴 균일성과 공정창 확보가 까다로워집니다. 어느 쪽이 High NA에 더 적합하다고 단정하기보다, 멀티패터닝 부담이 큰 층과 새 플랫폼의 제약이 작은 층이 어디인지 봐야 합니다.

삼성전자는 2028년 첨단 DRAM 양산에 High NA EUV 도입을 추진한다고 밝혔습니다. TSMC는 2030년부터 첨단 로직 노드의 고도화에 따라 High NA 적용 층을 늘릴 계획을 제시했습니다. Intel은 이미 일부 제품의 선택된 층에 적용하고 있습니다. 세 일정의 차이는 단순한 기술 격차라기보다 각 회사가 얻을 수 있는 공정 단계 감소와 감수해야 할 수율·필드 제약의 조합이 다르다는 신호로 읽을 수 있습니다.

DRAM에서는 반복 패턴의 단일 노광이 공정 단순화와 균일성에 큰 가치를 줄 수 있습니다. 반면 대형 로직 다이는 작은 필드와 stitching의 부담이 더 클 수 있죠. 로직 안에서도 다이 크기와 층 특성에 따라 선택이 갈리고, DRAM 역시 모든 층이 동시에 전환되지는 않습니다. ‘High NA 도입’이라는 한 문장 아래 실제로는 제품과 층별로 서로 다른 투자안이 존재합니다.

가격 전가력도 손익분기에 영향을 줍니다. 최고성능 제품은 미세화로 얻는 성능·전력효율을 고객 가격에 반영할 여지가 있지만, 범용 제품은 제조원가 상승을 흡수해야 할 수 있습니다. 공정 단계가 줄더라도 제품 ASP와 수요가 감가상각을 받쳐주지 못하면 채택 속도는 느려집니다. 기술 로드맵과 고객가치가 만나는 층에서만 High NA의 높은 고정비를 정당화할 수 있습니다.

양품 웨이퍼당 판정식

High NA 채택을 판단하는 식은 복잡해 보이지만 구조는 단순합니다. 왼쪽에는 기존 EUV 멀티패터닝 때문에 추가되는 마스크, 노광, 식각·증착·세정·계측, 긴 사이클타임과 누적 수율손실을 놓습니다. 오른쪽에는 High NA 장비의 감가상각, 초기 낮은 가동률, 마스크·레지스트·검사 전환비용, 필드 분할과 수율학습 비용을 둡니다. 왼쪽이 오른쪽보다 큰 제품층부터 전환이 시작됩니다.

이 계산에서 가장 흔한 오류는 서로 다른 시간의 숫자를 비교하는 것입니다. 초기 High NA 비용을 성숙한 기존 EUV 비용과 비교하면 새 기술은 지나치게 불리해집니다. 반대로 이론상 High NA 처리량과 안정된 수율을 현재의 복잡한 멀티패터닝 비용과 비교하면 지나치게 유리해지죠. 두 공정의 같은 양산 시점, 같은 제품층, 같은 양품 기준을 맞춰야 합니다.

두 번째 오류는 장비 대수와 채택을 같은 것으로 보는 것입니다. 연구개발과 고객 인증을 위한 설치는 매출이지만 팹의 원가구조를 즉시 바꾸지 않습니다. 출하량을 경제적 채택으로 과잉 해석하지 않으려면 적용 층수가 늘고, 동일 장비에서 반복 생산이 이어지며, 공정 단계 감소와 수율 개선이 확인되는지 봐야 합니다. 장비 출하가 공급자의 실적을 보여준다면 적용 층과 유효 처리량은 고객의 경제성을 보여줍니다.

세 번째 오류는 비용 절감만 보는 것입니다. High NA가 설계 자유도를 넓혀 더 높은 성능이나 전력효율을 가능하게 한다면 제품가치 상승도 투자수익에 포함해야 합니다. 다만 이 가치는 고객이 실제 가격이나 수요로 지불할 때만 현금흐름이 됩니다. 기술적 성능 개선, 제조원가 절감과 제품 ASP 상승을 각각 분리한 뒤 합치는 편이 안전합니다.

투자자 입장에서는 당장 확인할 수 있는 정보가 제한적입니다. 그래서 설치 발표보다 적용 제품과 층, 기존 공정 대비 제거된 단계, 유효 처리량과 가용성, 수율학습의 방향을 우선해야 합니다. 12인치 마스크와 관련 장비가 목표 일정에 맞춰 파일럿 단계로 이동하는지도 중요합니다. 이 지표들이 같은 방향으로 개선될 때 High NA는 기술 옵션에서 제조 표준으로 넘어갑니다.

이 판단이 빗나갈 수 있는 경우

일부 층에서는 경제성 계산보다 물리적 한계가 먼저 올 수 있습니다. 기존 EUV와 멀티패터닝으로 목표 패턴을 안정적으로 만들 수 없다면 High NA는 높은 초기비용에도 사실상 유일한 선택지가 됩니다. 이 경우 단기 웨이퍼 원가가 올라가더라도 제품 로드맵을 지속하는 전략적 가치가 투자를 정당화할 수 있습니다.

기존 EUV의 개선속도가 예상보다 빠를 때는 반대 결과가 나옵니다. 광원 출력, 처리량, 오버레이와 멀티패터닝 수율이 계속 좋아지면 High NA가 제거할 수 있는 비용이 줄어듭니다. 특히 필드 제약이 큰 대형 다이에서는 기존 EUV의 반복 노광이 더 오래 경제성을 유지할 가능성이 있습니다. High NA의 기술 진전만 추적해서는 채택 시점을 맞히기 어려운 이유입니다.

12인치 마스크 생태계가 계획보다 빨리 준비되거나 stitching 기술이 충분히 안정되면 이번 판단에서 본 필드 비용은 낮아질 수 있습니다. 반대로 마스크 블랭크, 작성, 검사, 수리와 취급장비 중 하나가 늦어지면 2031년과 2033년 목표가 뒤로 밀릴 수 있습니다. 이 문제는 다음 글에서 필드 크기와 stitching의 작동방식을 먼저 해부한 뒤 공급망 전환으로 이어가겠습니다.

공개자료의 한계도 남습니다. 팹은 층별 공정비용, 결함밀도와 실제 수율을 자세히 공개하지 않습니다. 발표된 웨이퍼 수와 도입연도는 중요한 신호지만 단독으로 손익분기를 증명하지 못합니다. 따라서 이번 판단은 기업별 우열이나 주문량 예측이 아니라, 어떤 사실이 추가돼야 High NA의 경제적 채택을 확인할 수 있는지에 관한 기준입니다.

High NA는 더 작은 선폭을 만들 수 있기 때문에 중요합니다. 그러나 산업이 실제로 비용을 지불하는 이유는 그 능력이 양품 웨이퍼당 총비용을 낮추거나 기존 공정으로 불가능한 제품가치를 만들 때뿐입니다. 멀티패터닝에서 제거되는 비용, 새 플랫폼의 유효 처리량, 필드 크기와 수율학습을 같은 표에 놓아야 기술 진보와 경제적 채택을 구분할 수 있습니다.

High NA의 경제성이 필드 크기와 stitching 제약에 왜 묶이는지 다음 글에서 해부합니다.